ntc热敏电阻_贴片保险丝_温度传感器-全威科技-

标题: 制造贴片热敏电阻 [打印本页]

---

作者: yu9988    时间: 2024-6-11 07:27:32     标题: 制造贴片热敏电阻

提供一种表面安装型负特性热敏电阻，不形成玻璃层而能防止电镀液侵蚀陶瓷体，并且陶瓷体强度高，具有良好的可靠性。这种表面安装型负特性热敏电阻(1) 具有：至少包含Mn、Ni 和Ti中的1 种的半导体陶瓷材料组成的陶瓷体(4)、形成在所述陶瓷体(4) 的表面的外部电极(5)、以及形成在所述外部电极(5) 的表面的镀膜(6)，其中，将所述半导体陶瓷材料中包含的Mn 的莫尔量
表示为a、Ni 的莫尔量表示为b 时，Mn 与Ni 的莫尔比为55/45 ≤ a/b ≤ 90/10，而且将所述半导体陶瓷材料中Mn 和Ni 的总莫尔量取为100 份莫尔时，含有的Ti 在大于等于0.5 份莫尔且小于等于25.0 份莫尔的范围。


1. 一种表面安装型负特性热敏电阻，具有：包含Mn、Ni 和Ti 的半导体陶瓷材料组成的陶瓷体、形成在所述陶瓷体的表面的外部电极、以及形成在所述外部电极的镀膜，其特征在于，将所述半导体陶瓷材料中包含的Mn 的莫尔量表示为a、Ni 的莫尔量表示为b 时，Mn 与Ni 的莫尔比为55/45 ≤ a/b ≤ 90/10，而且将所述半导体陶瓷材料中Mn 和Ni 的总莫尔量取为100 份莫尔时，含有的Ti 在大于等于0.5 份莫尔且小于等于25 份莫尔的范围；其中将内部电极埋入所述陶瓷体的内部，并使所述内部电极与所述外部电极导通，并且所述内部电极至少含有Ag。
2. 如权利要求1 中所述的表面安装型负特性热敏电阻，其特征在于，将所述半导体陶瓷材料中包含的Mn 的莫尔量表示为a、Ni 的莫尔量表示为b 时，Mn 与Ni 的莫尔比为55/45 ≤ a/b ≤ 78.5/21.5，将所述半导体陶瓷材料中Mn 和Ni 的总莫尔量取为100 份莫尔时，Ti 大于等于5.0 份莫尔且小于等于25 份莫尔。
3. 如权利要求2 中所述的表面安装型负特性热敏电阻，其特征在于，将所述半导体陶瓷材料中包含的Mn 的莫尔量表示为a、Ni 的莫尔量表示为b 时，Mn 与Ni 的莫尔比为55/45 ≤ a/b ≤ 70/30，将所述半导体陶瓷材料中Mn 和Ni 的总莫尔量取为100 份莫尔时，Ti 大于等于5.0 份莫尔且小于等于25 份莫尔。
4. 一种表面安装型负特性热敏电阻，具有：包含Mn、Ni、Co 和Ti 的半导体陶瓷材料组成的陶瓷体、形成在所述陶瓷体的表面的外部电极、以及形成在所述外部电极的镀膜，其特征在于，所述半导体陶瓷材料由Mn、Ni、Co 和Ti 组成，含Mn 大于等于0.1mol％且小于等于90mol％，含Ni 大于等于0.1mol％且小于等于45mol％，含Co 大于等于0.1mol％且小于等于90mol％，其中Mn、Ni 与Co 之和为100mol％，而且将所述半导体陶瓷材料中Mn、Ni 和Co 的总莫尔量取为100 份莫尔时，含有的Ti 在大
于等于1.1 份莫尔且小于等于23.1 份莫尔的范围；其中将内部电极埋入所述陶瓷体的内部，并使所述内部电极与所述外部电极导通，并且所述内部电极至少含有Ag。
5. 如权利要求1 至3 中任一项所述的表面安装型负特性热敏电阻，其特征在于，将所述半导体陶瓷材料中Mn 和Ni 的总莫尔量取为100 份时，进一步含有的Fe 在大于等于5 份莫尔且小于等于20 份莫尔的范围。
6. 如权利要求1 至3、5 中任一项所述的表面安装型负特性热敏电阻，其特征在于，将所述半导体陶瓷材料中Mn 和Ni 的总莫尔量取为100 份时，进一步含有的Cu 在大于等于3 份莫尔且小于等于7 份莫尔的范围。
7. 如权利要求4 所述的表面安装型负特性热敏电阻，其特征在于，将所述半导体陶瓷材料中Mn、Ni 和Co 的总莫尔量取为100 份时，进一步含有的Fe 在大于等于5 份莫尔且小于等于30 份莫尔的范围。
8. 如权利要求4 或7 所述的表面安装型负特性热敏电阻，其特征在于，将所述半导体陶瓷材料中Mn、Ni 和Co 的总莫尔量取为100 份时，进一步含有的Cu 在大于等于1 份莫尔且小于等于5 份莫尔的范围。
9. 如权利要求1 至8 中任一项所述的表面安装型负特性热敏电阻，其特征在于，所述内部电极由Ag-Pd 组成，含有的所述Ag 在大于等于60％且小于等于90％的范围。

背景技术
[0003] 近年，要求电子部件适应面装，具有负电阻温度特性的负特性热敏电阻也在开展片化。作为这种片化的负特性热敏电阻，例如专利文献1 中揭示一种叠层型负特性热敏电阻，具有含Mn、Ni 和Al 的陶瓷体，从而具有随时间经历的变化小、可靠性高的效果。
[0004] 下面，用图3 说明专利文献1 揭示的叠层型负特性热敏电阻。图3 是专利文献1所示的叠层型负特性热敏电阻的概略剖视图。叠层型负特性热敏电阻11 由具有负电阻温度特性的多个陶瓷层12 和分别沿陶瓷层的界面形成的多个内部电极13 的陶瓷体14 组成，并且在所述陶瓷体14 的端面形成外部电极15，使其与内部电极13 导通。这里，使用以Mn和Ni 为主成分并添加Al 作为添加剂的陶瓷材料形成陶瓷层12，其中，使用Pd 作为内部电极；使用Ag 作为外部电极。
[0005] 以往，用下列方法制作这种叠层型负特性热敏电阻11。首先，在陶瓷粉末中混合有机粘合剂并形成浆状后，用刮片法实施成形加工，制作陶瓷生片。其次，使用以Pd 为主成分的内部电极用糊在陶瓷生片上实施网板印刷，形成电极图案。接着，层叠这些已网板印刷电极图案的陶瓷生片后，用未网板印刷电极图案的陶瓷生片将其压接并夹在中间，从而制作叠层体。接着，对得到的叠层体进行脱粘合剂处理后，进行烧固，形成内部电极13 和陶瓷层12 交替层叠的陶瓷体14。然后，在得到的陶瓷体14 的两端部涂敷Ag 等组成的外部电极用糊并进行烧固，从而形成外部电极15。
[0006] 将具有上文所述那样得到的外部电极15 的陶瓷体14 面装到电路板时，通常进行锡焊。进行此锡焊时，有时发生外部电极15 熔解并在焊锡中化开的“吞锡”。为了防止这种吞锡，或为了确保焊锡的浸润性，进行锡焊前，一般预先在外部电极的表面形成Ni 和Sn 等的镀膜。
[0007] 专利文献1 ：特开2004-104093 号公报
[0008] 然而，在形成于陶瓷体14 的端面的外部电极15 上形成镀膜时，电镀液也接触陶瓷体14，存在侵蚀陶瓷体14 的问题。而且，电镀液侵蚀陶瓷体14 时，产生陶瓷体14 的体强度降低的问题。尤其是使用专利文献1 揭示的以Mn 和Ni 为主成分并含有Al 的热敏电阻材料形成的陶瓷体14 具有随时间变化小且可靠性高的效果，却不能充分防止电镀液的侵蚀。
因此，为了防止电镀液侵蚀，考虑在陶瓷体14 的表面设置玻璃层等绝缘保护层的方法( 例如特开平6-231960 号等)。
[0009] 然而，即使在陶瓷体14 的表面设置玻璃层，电镀液也从玻璃层存在的微小裂缝或针孔等浸入陶瓷体11，不能充分防止侵蚀陶瓷体14。又，形成玻璃层时，需要在陶瓷体14的表面形成玻璃层的新工序，存在制造工序烦杂的问题。
[0010] 因此，本发明的目的在于提供一种不形成玻璃层而能防止电镀液侵蚀而且具有良好的可靠性的表面安装型负特性热敏电阻。
[0011] 为了达到上述目的，本发明人等反复专心研究的结果，发现使用以Mn 为必备成分并含有Ni 和Co 中的至少1 种的半导体陶瓷材料形成的陶瓷体中，对Mn、Ni 和Co 的各组合，使其在规定范围含有Ti，从而得到一种表面安装型负特性热敏电阻，其中即使未必在陶瓷体形成玻璃层等绝缘保护层，也能充分防止电镀液的侵蚀，并具有高可靠性。
发明内容
[0012] 即，本申请第1 发明的表面安装型负特性热敏电阻，具有：包含Mn、Ni 和Ti 的半导体陶瓷材料组成的陶瓷体、形成在所述陶瓷体的表面的外部电极以及形成在所述外部电极的镀膜，其中，将所述半导体陶瓷材料中包含的Mn 的莫尔量表示为a、Ni 的莫尔量表示为b时，Mn 与Ni 的莫尔比为55/45 ≤ a/b ≤ 90/10，而且将所述半导体陶瓷材料中Mn 和Ni 的总莫尔量取为100 份莫尔时，含有的Ti 在大于等于0.5 份莫尔且小于等于25 份莫尔的范围。
[0013] 本申请第2 发明的表面安装型负特性热敏电阻，最好将所述半导体陶瓷材料中包含的Mn 的莫尔量表示为a、Ni 的莫尔量表示为b 时，Mn 与Ni 的莫尔比为55/45 ≤ a/b ≤ 78.5/21.5，而且将所述半导体陶瓷材料中Mn 和Ni 的总莫尔量取为100 份莫尔时，含有的Ti 在大于等于5.0 份莫尔且小于等于25 份莫尔的范围。
[0014] 本申请第3 发明的表面安装型负特性热敏电阻，最好将所述半导体陶瓷材料中包含的Mn 的莫尔量表示为a、Ni 的莫尔量表示为b 时，Mn 与Ni 的莫尔比为55/45 ≤ a/b ≤ 70/30。
[0015] 本申请第4 发明的表面安装型负特性热敏电阻，具有：包含Mn、Co 和Ti 的半导体陶瓷材料组成的陶瓷体、形成在所述陶瓷体的表面的外部电极、以及形成在所述外部电极的镀膜，其中，将所述半导体陶瓷材料中包含的Mn 的莫尔量表示为a、Co 的莫尔量表示为c时，Mn 与Co 的莫尔比为10/90 ≤ a/c ≤ 70/30，将所述半导体陶瓷材料中Mn 和Co 的总莫尔量取为100 份莫尔时，含有的Ti 在大于等于1 份莫尔且小于等于30 份莫尔的范围。
[0016] 本申请第5 发明的表面安装型负特性热敏电阻，最好将所述半导体陶瓷材料中包含的Mn 的莫尔量表示为a、Co 的莫尔量表示为c 时，Mn 与Co 的莫尔比为30/70 ≤ a/c ≤ 40/60，将所述半导体陶瓷材料中Mn 和Co 的总莫尔量取为100 份莫尔时，含有的Ti 在大于等于3 份莫尔且小于等于30 份莫尔的范围。
[0017] 本申请第6 发明的表面安装型负特性热敏电阻，具有：包含Mn、Ni、Co 和Ti 的半导体陶瓷材料组成的陶瓷体、形成在所述陶瓷体的表面的外部电极、以及形成在所述外部电极的镀膜，其中，所述半导体陶瓷材料由Mn、Ni、Co、Ti 组成，含Mn 大于等于0.1mol％且小于等于90mol％，含Ni 大于等于0.1mol％且小于等于45mol％，含Co 大于等于0.1mol％且小于等于90mol％，其中Mn、Ni 与Co 之和为100mol％，而且将所述半导体陶瓷材料中Mn、Ni 和Co 的总莫尔量取为100 份莫尔时，含有的Ti 在大于等于0.5 份莫尔且小于等于30 份莫尔的范围。
[0018] 本申请第7 发明的表面安装型负特性热敏电阻，最好将所述半导体陶瓷材料中Mn和Ni 的总莫尔量取为100 份时，进一步含有的Fe 在大于等于5 份莫尔且小于等于20 份莫尔的范围。
[0019] 本申请第8 发明的表面安装型负特性热敏电阻，最好将所述半导体陶瓷材料中Mn和Ni 的总莫尔量取为100 份时，进一步含有的Cu 在大于等于3 份莫尔且小于等于7 份莫尔的范围。
[0020] 本申请第9 发明的表面安装型负特性热敏电阻，其中，将所述半导体陶瓷材料中Mn 和Co 的总莫尔量取为100 份时，进一步含有的Fe 在大于等于7 份莫尔且小于等于31 份莫尔的范围。
[0021] 本申请第10 发明的表面安装型负特性热敏电阻，最好将所述半导体陶瓷材料中Mn 和Co 的总莫尔量取为100 份时，进一步含有的Cu 在大于等于2 份莫尔且小于等于7 份莫尔的范围。
[0022] 本申请第11 发明的表面安装型负特性热敏电阻，其中，将所述半导体陶瓷材料中Mn、Ni 和Co 的总莫尔量取为100 份时，进一步含有的Fe 在大于等于5 份莫尔且小于等于30 份莫尔的范围。
[0023] 本申请第12 发明的表面安装型负特性热敏电阻，其中，将所述半导体陶瓷材料中Mn、Ni 和Co 的总莫尔量取为100 份时，进一步含有的Cu 在大于等于1 份莫尔且小于等于5份莫尔的范围。
[0024] 本申请第13 发明的表面安装型负特性热敏电阻，最好将内部电极埋入所述陶瓷体的内部，并使所述内部电极与所述外部电极导通。
[0025] 本申请第14 发明的表面安装型负特性热敏电阻，最好所述内部电极由Ag-Pd 组成，含有的所述Ag 在大于等于60％且小于等于90％的范围。
[0026] 即，发现以Mn 和Ni 为主成分并含有Ti 时，通过按本申请第1 发明那样组成而得到的表面安装型负特性热敏电阻即使陶瓷体的表面不形成玻璃层等绝缘保护层也能充分防止电镀液的侵蚀，并具有高可靠性。通过按本申请第2 发明那样组成，能进一步防止电镀液的侵蚀。通过按本申请第3 发明那样组成，能进一步使可靠性提高。
[0027] 又，判明以Mn 和Co 为主成分并含有Ti 时，通过按本申请第4 发明那样组成而得到的表面安装型负特性热敏电阻即使陶瓷体的表面不形成玻璃层等绝缘保护层也能充分防止电镀液的侵蚀，并具有高可靠性。通过按本申请第5 发明那样组成，能进一步防止电镀液的侵蚀，并能使可靠性提高。
[0028] 又，判明以Mn、Ni 和Co 为主成分并含有Ti 时，通过按本申请第6 发明那样组成而得到的表面安装型负特性热敏电阻即使陶瓷体的表面不形成玻璃层等绝缘保护层也能充分防止电镀液的侵蚀，并具有高可靠性。
[0029] 作为新的见解，发现通过按本申请第1 发明～第12 发明那样组成，能使陶瓷体的烧结性提高，即便是例如900℃～ 1100℃程度的低烧结温度，也获得展现充分热敏电阻特性的表面安装型热敏电阻。因而，即便是本申请第13 发明那样在陶瓷体内部具有内部电极的“叠层型陶瓷电子部件”，也不必对内部电极材料选择Pd 和Pt 等高价的贵金属材料，而且能获得充分的热敏电阻特性。即便是本申请第14 发明那样形成Ag 的配合比率不小于60％且不大于90％的高Ag 配合比率的内部电极层的表面安装型负特性热敏电阻，也能减小电阻值的偏差。具体而言，由于Ag 的熔点低达960℃，要与具有负电阻温度特性的半导体陶瓷材料合在一起进行烧固时，Ag 在半导体陶瓷材料烧结前散逸，对内部电极的覆盖减小。结果，容易产生负特性热敏电阻的电阻值偏差的问题。然而，使用本发明的能以900℃～1100℃的低烧固温度进行与陶瓷层合为一体地烧结的半导体陶瓷材料，则获得电阻值偏差小的负特性热敏电阻。
附图说明
[0030] 图1 是一本申请发明表面安装型负特性热敏电阻实施方式的概略剖视图。
[0031] 图2 是示出本申请发明的表面安装型负特性热敏电阻的电镀侵蚀度测量基准的模型图。
[0032] 图3 是已有叠层型负特性陶瓷电子部件的概略剖视图。
[0033] 标号说明
[0034] 1 是表面安装型负特性热敏电阻，2 是陶瓷层，3 是内部电极，4 是陶瓷体，5 是外部电极，6a、6b 是镀膜。
具体实施方式
[0035] 下面，根据附图详细说明本申请发明表面安装型负特性热敏电阻实施方式1。
[0036] 图1 是示出一本申请发明表面安装型负特性热敏电阻实施方式的概略剖视图。本申请发明的表面安装型负特性热敏电阻1，在烧结呈现负电阻温度特性的半导体陶瓷材料而成的陶瓷体4 的内部埋入内部电极3。这里，陶瓷体4 具有将陶瓷层2 和内部电极3 层叠成相互交错的结构，将所述内部电极3 交错地引出到陶瓷体4 的端面。
[0037] 而且，在陶瓷体4 的端面形成外部电极5，以便与引出的内部电极3 电连接。
[0038] 作为用作本申请发明的陶瓷体4 的半导体陶瓷材料，大致划分，可用下列半导体陶瓷材料(1) ～ (3)。
[0039] (1) 组成的半导体材料含Mn、Ni 和Ti，将Mn 的莫尔量表示为a、Ni 表示为b 时，Mn 与Ni 的莫尔比为55/45 ≤ a/b ≤ 90/10，将Mn 和Ni 的总莫尔量取为100 份莫尔时，含Ti 大于等于0.5 份莫尔且小于等于25 份莫尔。
[0040] (2) 组成的半导体材料含Mn、Co 和Ti，将Mn 的莫尔量表示为a、Co 表示为c 时，Mn 与Co 的莫尔比为10/90 ≤ a/c ≤ 70/30，将Mn 和Co 的总莫尔量取为100 份莫尔时，含Ti 大于等于1 份莫尔且小于等于30 份莫尔。
[0041] (3) 组成的半导体陶瓷材料含Mn、Ni、Co 和Ti，其中含Mn 大于等于0.1mol％且小于等于90mol％，含Ni 大于等于0.1mol％且小于等于45mol％，含Co 大于等于0.1mol％且小于等于90mol％，Mn、Ni 与Co 之和为100mol％，而且将所述半导体陶瓷材料中Mn、Ni 和Co 的总莫尔量取为100 份莫尔时，含Ti 大于等于0.5 份莫尔且小于等于30 份莫尔。
[0042] 发现如半导体陶瓷材料(1) ～ (3) 所示通过对含Mn 并至少含Ni 和Co 中的1 种的材料，使其含有规定量的Ti，能防止电镀液侵蚀陶瓷体，而且能使陶瓷体的强度提高。
[0043] 在使用以Mn 和Ni 为主成分并含Al 的半导体陶瓷材料的专利文献1 的情况下，由于Al 难烧结，为了烧结陶瓷体，需要至少1250℃的烧固温度。然而，本申请发明发现在规定范围含Ti，以代替Al，从而即使在例如900℃～ 1100℃程度的低烧结温度下也能烧结，而且具有与含Al 时程度相同的可靠性，获得良好的热敏电阻特性。结果，判明叠层结构的负特性热敏电阻中，即使将例如Ag 的比率为不小于60％且不大于90％的低熔点的内部电极与陶瓷层合为一体地进行烧结，也能得到良好的负电阻温度特性。
[0044] 又，根据本申请发明，能抑制产生尖晶石相以外的异相( 例如岩盐相)，所以能抑制尖晶石相的组分值在烧结后偏离进料组分，可防止因产生异相而发生的强度降低。具体而言，例如半导体陶瓷材料(1) 的情况下，对含Mn 和Ni 作为主成分的热敏电阻材料进行烧结时，一般形成Mn 和Ni 的尖晶石相。然而，已知例如以1250℃的高温进行烧结时，除尖晶石相外，还使作为岩盐相的NiO 相等异相过度析出，形成偏析。由于产生此NiO 相，电阻率和B 常数因烧固温度的变化而急剧增加，有时发生组分偏离，或烧结体中的尖晶石相组分大幅度偏离进料组分。这种NiO 相与尖晶石相之间热膨胀系数不同，成为烧结时和加工时产生
裂纹的原因，发生陶瓷体的体强度降低的问题。然而，通过取本申请发明的结构，除可低温烧结外，即使还在例如高温下进行烧结，也能抑制NiO 相的产生。结果，能防止陶瓷体的体强度降低。再者，含Mn 和Co 作为主成分的半导体陶瓷材料以及含Mn、Co 和Ni 作为主成分的半导体陶瓷材料中，除尖晶石相外，还产生岩盐相等异相。因此，如果满足半导体陶瓷材料(2) 和半导体陶瓷材料(3) 的关系，就能抑制产生异相。
[0045] 下面，对上述(1) ～ (3) 所示半导体陶瓷材料说明限定组分范围的理由。
[0046] 关于半导体陶瓷材料(1)，将Mn 的莫尔量表示为a、Ni 表示为b 时，把Mn 与Ni 的莫尔比取为55/45 ≤ a/b ≤ 90/10 的理由是因为a/b 大于90/10 时，陶瓷体绝缘化，作为负特性热敏电阻，得不到期望的效果。另一方面，a/b 小于55/45 时，陶瓷体中大量产生NiO 相等异相，其强度降低，陶瓷体加工中可能产生裂纹。
[0047] 半导体陶瓷材料(1) 中，将Mn 和Ni 的总莫尔量取为100 份莫尔时，含Ti 大于等于0.5 份莫尔且小于等于25 份莫尔。Ti 少于0.5 份莫尔时，不能充分防止电镀液侵蚀陶瓷体，并且大量产生NiO 相，使陶瓷体的体强度降低。另一方面，含Ti 多于25 份莫尔时，电阻率值过高，欠佳。
[0048] 再者，将Mn 与Ni 的莫尔比取为55/45 ≤ a/b ≤ 78.5/21.5，而且将Mn 和Ni 的总莫尔量取为100 份莫尔时，含Ti 大于等于5 份莫尔且小于等于25 份莫尔的情况下，能防止电镀液侵蚀陶瓷体，所以较佳。尤其是将Mn 与Ni 的莫尔比取为55/45 ≤ a/b ≤ 70/30 并且将Mn 和Ni 的总莫尔量取为100 份莫尔时，含Ti 大于等于5 份莫尔且小于等于25 份莫尔的情况下，获得进一步良好的可靠性，所以较佳。
[0049] 关于半导体陶瓷材料(2)，将Mn 的莫尔量表示为a、Co 表示为c 时，把Mn 与Co 的莫尔比取为10/90 ≤ a/c ≤ 70/30 的理由是因为a/c 大于70/30 时，陶瓷体绝缘化，作为负特性热敏电阻，得不到期望的效果。a/c 小于10/90 时，陶瓷体绝缘化，作为负特性热敏电阻，得不到期望的效果。
[0050] 半导体陶瓷材料(2) 中，将Mn 和Co 的总莫尔量取为100 份莫尔时，含Ti 大于等于1 份莫尔且小于等于30 份莫尔。Ti 少于1 份莫尔时，不能充分防止电镀液侵蚀陶瓷体，并且大量产生异相，使陶瓷体的体强度降低。另一方面，含Ti 多于30 份莫尔时，电阻率值过高，欠佳。
[0051] 再者，将Mn 与Co 的莫尔比取为30/70 ≤ a/c ≤ 40/60，而且将Mn 和Co 的总莫尔量取为100 份莫尔时，含Ti 大于等于3 份莫尔且小于等于30 份莫尔的情况下，能防止电镀液侵蚀陶瓷体，而且得到良好的可靠性，所以较佳。
[0052] 关于半导体陶瓷材料(3)，Mn 多于90mol％时，电阻率过高，作为热敏电阻，无用处。Mn 少于0.1mol％时，不出现添加的效果。Ni 大于45mol％时，大量产生异相，所以产生陶瓷体强度降低或初始特性偏差增加，欠佳。Ni 少于0.1mol％时，不出现添加的效果。Co多于90mol％时，电阻率过高，作为热敏电阻，无用处。Co 少于0.1mol％时，不出现添加的效果。
[0053] 半导体陶瓷材料(3) 将Mn、Ni 和Co 的总莫尔量取为100 份莫尔时，含Ti 大于等于0.5 份莫尔且小于等于30 份莫尔。Ti 少于0.5 份莫尔时，不能充分防止电镀液侵蚀陶瓷体，并且大量产生异相，使陶瓷体体强度降低。另一方面，含Ti 多于30 份莫尔时，电阻率值过高，欠佳。
[0054] 再者，其中含Mn 大于等于0.1mol％且小于等于90mol％，含Ni 大于等于0.1mol％且小于等于45mol％，含Co 大于等于0.1mol％且小于等于90mol％，Mn、Ni 与Co 之和为100mol％，而且将所述半导体陶瓷材料中Mn、Ni 和Co 的总莫尔量取为100 份莫尔时，含Ti大于等于0.5 份莫尔且小于等于30 份莫尔。此情况下，进一步有效。
[0055] 如果满足本申请发明的半导体陶瓷材料(1) ～ (3) 的关系，则作为添加物，可含Fe、Cu 等金属过渡元素。例如，通过含Fe，使初始电阻值偏差小；含Cu，则可得进一步的低温烧结性，改善陶瓷体的致密性。但是，作为添加物，Zn 容易受电镀液侵蚀，使耐镀性降低，所以最好不添加。
[0056] 再者，用本申请发明半导体陶瓷材料(1) ～ (3) 获得的半导体陶瓷层2 中，作为原材料或制造工序时混入的杂质，可能包含Si、Na、K、Ca、Zr 等，但判明小于等于1000ppm 或多也小于等于5000ppm 的程度，不影响本申请发明的特性。
[0057] 作为本申请发明的内部电极3，可用Ag、Pd、Ag-Pd 等的单体或其合金，但不限于此。尤其在本申请发明中，即便是由Ag-Pd 组成且银的配合量不小于60wt％、不大于90wt％的材料，也能充分使用。即，本申请发明的半导体陶瓷材料可用例如900℃～ 1100℃的低温烧结，所以内部电极3 即便使用由Ag-Pd 组成且其中含有的Ag 在不小于60wt％、不大于90wt％的范围的低熔点电极材料，也能与所述半导体陶瓷材料合为一体地进行烧结，并得到电阻值偏差小的负特性热敏电阻。再者，本申请发明不限于低温烧结，例如作为内部电极材料，即使采用Pd 并进行不低于1100℃的高温烧固，也能防止电镀液侵蚀陶瓷体。这是不言而喻的。
[0058] 作为本申请发明的外部电极5，最好由Ag、Ag-Pd、Pd 等的单体或合金组成。通过使用这种外部电极，与Ag-Pd 电极组成的内部电极的连接和导通进一步良好。
[0059] 作为镀膜6，可根据与外部电极5 使用的金属的相性适当改变，但使用Ag 组成的外部电极5 时，最好使用Ni 镀膜6a 和Sn 镀膜6b。尤其在电镀液为酸性溶液的情况下，容易侵蚀陶瓷体4，但本申请发明的表面安装型负特性热敏电阻的耐镀性良好，所以即使在酸性电镀液中，也能充分防止电镀液侵蚀陶瓷体4。
[0060] 再者，本发明不形成玻璃层等保护层而能防止电镀液侵蚀陶瓷体4，但也可形成玻璃层。也就是说，即便是本发明的表面安装型负特性热敏电阻，为了例如不容易受外部环境影响以防止温度、湿度等造成的特性变差，也可在陶瓷体4 的表面形成玻璃层。
[0061] 接着，说明具有用含Mn、Ni 和Ti 的半导体陶瓷材料形成的半导体陶瓷体4 的上述一实施方式的表面安装型负特性热敏电阻1 的制造方法。
[0062] 首先，秤量规定量的Mn3O4、NiO 和TiO2，作为陶瓷的原材料；其次，将该秤量物投入内有氧化锆球等粉碎介质的球磨机，充分进行湿式粉碎后，以规定温度进行焙烧，从而制作陶瓷粉末。接着，所述陶瓷粉末中添加有机粘合剂，以湿式进行混合处理成浆状后，使用刮片法等实施成形加工，从而制作陶瓷生片。
[0063] 接着，使用以Ag-Pd 为主成分的内部电极糊，在陶瓷生片上实施网板印刷，形成电极图案。接着，层叠这些已作网板印刷电极图案的陶瓷生片后，用未网板印刷电极图案的陶瓷生片将其上下压接并夹在中间，从而制作叠层体。接着，按规定尺寸截断此叠层体，装入氧化锆制盒中，进行脱粘合剂处理后，以规定温度( 例如900℃～ 1100℃ ) 实施烧固处理，从而形成交错层叠陶瓷层2 和内部电极层3 的压电陶瓷体4。
[0064] 然后，在陶瓷体4 的两端涂敷含Ag 等的外部电极用糊并进行焙烧，从而形成外部电极5。进而，在外部电极5 的表面利用电解电镀形成Ni、Sn 等的镀膜6a、6b。由此，获得本发明实施方式1 的表面安装型负特性热敏电阻。再者，外部电极5 只要接触性良好就可以，例如可用溅射法、真空蒸镀法等薄膜形成方法形成。
[0065] 再者，此实施方式中，作为陶瓷原材料，使用Mn3O4 等氧化物，但也能用Mn 的碳酸盐、氢氧化物等。半导体陶瓷材料(2) 和半导体陶瓷材料(3) 中，也能用与上述方法相同的方法制作。
[0066] 作为本发明的表面安装型负特性热敏电阻，对温度补偿、温度检测有用，但不限于此。只要是在表面安装型( 即片型) 陶瓷体的表面形成外部电极并且在对衬底面装用的外部电极的表面形成镀膜的这种电阻，不限于叠层型。
[0067] 下面，进一步具体说明本发明的叠层型负特性热敏电阻。
[0068] 实施例1
[0069] 首先，作为初始原料，准备Mn3O4、NiO 和TiO2，并配合成表1 的的试样1 ～试样54所示的配合比。表1 中的Ti 含有量是将Mn 和Ni 的总莫尔量期望100 份莫尔时的Ti 添加量( 份莫尔)。
[0070] 接着，在这些初始原料中添加纯水和聚碳酸类分散剂，并将氧化锆球当作介质进行混合粉碎且进行干燥后，以800℃进行2 小时焙烧，并利用球磨机再次进行粉碎，从而得到焙烧粉。接着，对得到的焙烧粉添加40wt％的水、2.0wt％的聚碳酸类分散剂，进行2 小时混合后，添加25wt％的丙稀类有机粘合剂、0.75wt％的聚氧乙烯( 作为增塑剂)，并进行2 小时混合，从而得到陶瓷浆。
[0071] 接着，利用刮片法将得到的陶瓷浆成形为片状，并使其干燥后，获得厚40 微米的陶瓷生片，截断成长方形。接着，使Ag-Pd 合金( 配合比：Ag 80wt％，Pd 20wt％ ) 组成的金属粉末和有机粘合剂在有机溶剂中分散，准备Ag-Pd 内部电极用导电性糊。利用网板印刷将得到的Ag-Pd 内部电极用导电性糊印刷在陶瓷生片的主面上。然后，堆叠陶瓷生片，使各Ag-Pd 内部电极用导电性糊以陶瓷生片为中介对置，上下配置未涂敷Ag-Pd 内部电极用导电性糊的保护用陶瓷生片，将其压接并夹在中间，并截断成长(L)1.2 毫米× 宽(W)0.6 毫米×厚(T)0.6 毫米，从而得到叠层体毛坯。对此叠层体毛坯在大气中以350℃进行10 小
时脱脂后，在大气氛围中以1000℃进行2 小时烧固，从而得到交错层叠陶瓷层2 和内部电极3 的陶瓷体4。
[0072] 接着，使Ag 粉末和有机粘合剂在有机溶剂中分散，制作Ag 外部电极用导电性糊后，将所述Ag 外部电极用导电性糊涂敷在陶瓷体的两端面并进行焙烧，从而形成外部电极5，以便与上述内部电极导通。
[0073] 最后，在形成外部电极5 的陶瓷体4 的外部电极的表面，利用电场电镀依次镀成Ni镀层6a 和Sn 镀层6b 的膜，从而得到试样1 ～试样54 的叠层型负特性热敏电阻1。
[0074] 再者，TiO2 被代之以Al2O3，并且内部电极使用Ag-Pd 合金( 配合比：Ag 30wt％，Pd70wt％ )，将烧固温度取为1300℃，除这些外，用与试样15 相同的方法制作叠层型负特性热敏电阻，将其作为参考例。利用ICP-AES( 感应耦合等离子体发光频谱分析) 对所得的试样1 ～试样54 的叠层型负特性热敏电阻和参考例进行陶瓷体的组分分析时，判明所得的陶瓷体的组成要素与配合组分相同。
[0075] 分别准备上文所述那样得到的叠层型负特性热敏电阻试样1 ～试样54 和参考例各100 个，进行下列特性评价，将其结果示于表1。
[0076] 首先，用以下方法测量表示电镀液侵蚀陶瓷体的比率的镀层侵蚀度。如图2 所示，将陶瓷体纵向中央部的层叠方向的厚度表示为t1，将陶瓷体中被外部电极覆盖而不接触电镀液的部分的层叠方向厚度表示为t2 时，把下面的式1 所示的侵蚀比率取为镀层侵蚀度。
[0077] 镀层侵蚀度(％ ) ＝ (t2-t1)/t2×100……(1)
[0078] 关于表示陶瓷体的体强度抗折强度，按照JIS C 2570 对试样1 ～试样54 的叠层型负特性热敏电阻进行抗折强度试验。
[0079] 关于可靠性，进行高温放置试验，并用下面的式2 计算随时间经历的变化。即，在125℃的恒温槽中放置负特性热敏电阻1000 小时后，利用自然冷却进行冷却，并求出25℃的电阻值。对放置前后的25℃的电阻值相对于放置于125℃前的25℃的电阻值R25 的变化用ΔR25 的比率计算ΔR25/R25。
[0080] ΔR25/R25(％ ) ＝ (R25(125℃ 1000 小时放置试验后)-R25( 放置试验前))/R25( 放置试验前)……(2)
[0081] 作为烧结性的指标，测量细孔面积率。将得到的各试样陶瓷体浸渍到树脂后，对陶瓷体的端面往水平方向进行镜面研磨后，用SEM( 扫描型电子显微镜) 观察，利用图像分析求出总计细孔面积，并计算出细孔面积率。
[0082] 进行25℃的电阻测量，将其当作室温电阻值(R25)，还测量50℃的电阻值(R50)，从而求出常数B(B25/50)。利用下面的式3，从25℃的电阻值R25 和50℃的电阻值R50 求出常数B。又，利用式4 求出负特性热敏电阻的常数B(B25/50) 的各偏差3CV(％ )。
[0083] 常数B(K) ＝ [InR25( 欧)-InR50( 欧)]/(1/289.15-1/323.15)……(3)
[0084] 常数B 的3CV(％ ) ＝标准偏差×300/B 常数平均值……(4)
[0085] 关于电阻率，在与试样1 ～ 54 所示的叠层型负特性热敏电阻相同的制造条件下制作没有内部电极的单片型陶瓷体和陶瓷体的两个主面上形成Ag 外部电极的负特性热敏电阻，将其当作试样加以准备。对此试样测量电阻值，作为陶瓷材料本身具有的电阻率。
[0086] [ 表1]
[0087]

[0088] * 本发明的范围外
[0089] 从表1 判明，试样2 ～ 11、14 ～ 20、23 ～ 28、31 ～ 36、39 ～ 45 和48 ～ 53 中，将Mn的莫尔量表示为a、Ni 表示为b 时，Mn 与Ni 的莫尔比为55/45 ≤ a/b ≤ 90/10，将Mn 和Ni的总莫尔量取为100 份莫尔时，含Ti 大于等于0.5 份莫尔且小于等于25 份莫尔；对这些试样而言，又具有ΔR25/R25 不大于1.5％的良好可靠性，又镀层侵蚀度不大于5％，抗折强度不小于30N( 牛顿)，获得镀层侵蚀度小且抗折强度良好的叠层型负特性热敏电阻。还判明细孔面积率不大于5％，即便是1000℃的低烧固温度，也充分烧结，获得充分的常数B 和电阻率。又判明试样5 ～ 11、16 ～ 20、25 ～ 28、33 ～ 36、41 ～ 45 和50 ～ 53 中，Mn 与Ni 的莫尔比为55/45 ≤ a/b ≤ 78.5/21.5，将Mn 和Ni 的总莫尔量取为100 份莫尔时，含Ti 大于等于5 份莫尔且小于等于25 份莫尔；此情况下，镀层侵蚀度不大于1％，进一步良好。而且，试样8 ～ 11、33 ～ 36、41 ～ 45 和50 ～ 53 中，Mn 与Ni 的莫尔比为55/45 ≤ a/b ≤ 70/30，将Mn 和Ni 的总莫尔量取为100 份莫尔时，含Ti 大于等于5 份莫尔且小于等于25 份莫尔；此情况下，表示可靠性的ΔR25/R25 不大于0.4％，获得进一步良好的叠层型负特性热敏电阻。
[0090] 另一方面，用Al 代替Ti 的参考例的情况下，判明可靠性良好，达0.52％，但镀层侵蚀度大于4.4％，抗折强度小，仅27.3N。又，Mn 与Ni 的莫尔比大于90/10 的试样1，其陶瓷体绝缘化，不能用作负特性热敏电阻，所以欠佳。Mn 与Ni 的莫尔比小于55/45 的试样12在尖晶石相中不能固溶的Ni 成为NiO 相，尖晶石相以外的部分产生得多，陶瓷体的抗折强度降低。又判明将Mn 和Ni 的总莫尔量取为100 份莫尔时的Ti 少于0.5 份莫尔的试样13、22、30、38 和47 含Ti 不充分，所以陶瓷体受电镀液侵蚀大，抗折强度小。另一方面，对将Mn和Ni 的总莫尔量取为100 份莫尔时的Ti 多于25 份莫尔的试样21、29、37、46 和54 判明陶瓷体的电阻率超过负特性热敏电阻在商品上有意义的值。
[0091] 实施例2
[0092] 接着，在具有试样含Mn、Ni 和Ti 的半导体陶瓷材料的陶瓷体时的表面安装型负特性热敏电阻中，通过改变半导体陶瓷材料组分比，比较作为与异相的NiO 相的产生率的关系。首先，作为初始原料，准备Mn3O4、NiO、TiO2，并配合成表2 所示的配合比。再者，表2的Ti 含有量是将Mn 与Ni 的总莫尔量取为100 份莫尔时的Ti 的添加量( 份莫尔)。对初始原料各配合比除进行上述那样的调整外，还用与实施例1 相同的方法制得负特性热敏电阻，将其作为试样55 ～试样74。利用ICP-AES( 感应耦合等离子体发光频谱分析) 对所得的试样55 ～试样74 的叠层型负特性热敏电阻进行陶瓷体的组分分析时，判明所得的陶瓷
体的组成要素与配合组分相同。
[0093] 对得到的试样55 ～试样74 用与实施例1 相同的方法测量镀层侵蚀度(％ )、细孔面积率(％ )、ΔR25/R25(％ )。还进行Ni 的频谱映射分析，并测量NiO 相的面积率。具体而言，使用WDX( 波长分布型X 射线频谱仪) 测量Ni 元素的特性X 射线强度。再者，将测量区取为40 微米×40 微米，峰单元数取为250×250，峰单元规模取为0.16 微米，在加速电压15 千伏、照射电流100 毫安的条件下进行测量。然后，根据(Ni 偏析部面积/ 测量区)×100(％ ) 计算Ni 偏析部的面积率( 即NiO 相的面积率)。
[0094] 表2 示出上述那样测量的结果。
[0095] [ 表2]
[0096]

[0097] * 本发明的范围外
[0098] 判明对Mn 含有量大于等于80 莫尔％、Ni 含有量小于等于20 莫尔％的试样55 ～57 即使不添加Ti 也能抑制产生NiO 相，但对Ni 超过20 莫尔％的试样58、59 则产生NiO相。还判明含Ni 大于等于25 莫尔％且Mn 与Ti 的莫尔比不同的试样59 ～ 62 中，对加Ti时与不加Ti 时进行比较，则相对于不加Ti 的试样59、61、63，添加2 份莫尔或5 份莫尔Ti的试样60、62、64 和65 能抑制产生NiO 相。
[0099] 又判明利用添加Ti，还能将镀层侵蚀度抑制到小于等于约1/3 的程度，所以抗折强度不小于40N，良好。判明即便是1000℃的低温烧固，也获得细孔面积率小、充分致密的陶瓷体。观察Mn 与Ti 的莫尔比相同的试样66 ～试样74，其中Ti 的添加量越增加，越能抑制产生NiO 相，而且Ti 的添加量为本申请发明的范围时，确保抗折强度良好，并能减小镀层侵蚀度，获得可靠性良好的负特性热敏电阻。
[0100] 实施例3
[0101] 接着，对本申请发明的半导体陶瓷材料中添加其它过渡金属元素的情况进行比较。下面，作为初始原料，准备Mn3O4、NiO、Fe2O3、CuO、TiO2，并配合成表3 所示的配合比。此外，还用与实施例1 相同的方法制作试样73 ～试样113。再者，表3 中的Ti 含有量是将半导体陶瓷材料包含的Mn 和Ni 的总量取为100 份莫尔时的Ti 添加量( 份莫尔)。用与实施例1 相同的方法进行同样的特性评价。表3 示出其结果。
[0102] [ 表3]
[0103]

[0104] 判明对试样75 ～ 113 而言，Mn 与Ni 的莫尔比为55/45 ≤ a/b ≤ 90/10，将Mn 和Ni 的总莫尔量取为100 份莫尔时，含Ti 大于等于0.5 份莫尔且小于等于25.0 份莫尔，所以尽管ΔR25/R25 不大于1.5％，镀层侵蚀度也不大于2.0％，抗折强度也不小于50N，获得镀层侵蚀度小且抗折强度良好的叠层型负特性热敏电阻。又判明细孔面积率小得不大于1.0％，即使低温下也充分烧结，获得充分的常数B 和电阻率。
[0105] 对试样75 ～ 104、283 ～ 298 而言，将Mn 和Ni 的总莫尔量取为100 份莫尔时，含有的Fe 在大于等于5 份莫尔且小于等于20 份莫尔的范围，所以特性值偏差( 常数B 的3CV)小。
[0106] 还判明对试样105 ～ 113 而言，将Mn 和Ni 的总莫尔量取为100 份莫尔时，含有的Cu 在大于等于3 份莫尔且小于等于7 份莫尔的范围，所以细孔面积率小，即使低温烧固也获得致密的陶瓷体。
[0107] 再者，表3 中，将Fe 的含有量表示为把Mn、Ni、Fe 的总计取为100 莫尔％时占有的比率，但将其换算成把Mn、Ni 的总量取为100 份莫尔时的Fe 添加量( 份莫尔)。
[0108] 实施例4
[0109] 接着，通过改变半导体陶瓷材料的Mn、Co 和Ti 的组分比，比较具有使用含Mn、Co和Ti 的半导体陶瓷材料的陶瓷体时的表面安装型负特性热敏电阻。
[0110] 首先，作为初始原料，准备Mn3O4、Co3O4、TiO2，并配合成表4 的试样114 ～ 140 所示的配合比。此外，还用与实施例1 相同的方法制作试样114 ～ 140。再者，表4 中的Ti 含有量是Mn 和Co 的总量取为100 份莫尔时的Ti 添加量( 份莫尔)。对上述那样得到的叠层型负特性热敏电阻试样114 ～试样140 用与实施例1 相同的方法进行同样的特性评价，表
4 示出其结果。
[0111] [ 表4]


[0113] * 本发明的范围外
[0114] 从表4 判明，对试样115 ～ 121、124 ～ 130 和133 ～ 139 而言，将Mn 的莫尔量表示为a、Co 的莫尔量表示为b 时，Mn 与Co 的莫尔比为10/90 ≤ a/b ≤ 70/30，将Mn 和Co的总莫尔量取为100 份莫尔时，含Ti 大于等于1.0 份莫尔且小于等于30 份莫尔，所以尽管ΔR25/R25 不大于1.0％，镀层侵蚀度也不大于5.0％，抗折强度也不小于35N，获得镀层侵蚀度小且抗折强度良好的叠层型负特性热敏电阻。还判明细孔面积率不大于3.0％，即便是1000℃的低烧固温度，也充分烧结，获得充分的常数B 和电阻率。又，试样117、118、125 ～130、134 ～ 139 的情况下，Mn 与Co 的莫尔比为30/70 ≤ a/b ≤ 40/60，将Mn 和Co 的总莫尔量取为100 份莫尔时，含Ti 大于等于3 份莫尔且小于等于30 份莫尔，获得镀层侵蚀度不大于4.0％且表示可靠性的ΔR25/R25 良好得不大于0.5％的叠层型负特性热敏电阻。
[0115] 另一方面，Mn 与Co 的莫尔比大于70/30 的试样122 由于陶瓷体绝缘化，不能用作负特性热敏电阻，欠佳。对Mn 与Co 的莫尔比小于10/90 的试样而言，也由于陶瓷体绝缘化，不能用作负特性热敏电阻，欠佳。还判明将Mn 和Co 的总莫尔量取为100 份莫尔时含Ti 少于1.0 份莫尔的试样123 和132 由于含Ti 不充分，电镀液的侵蚀大，抗折强度小。另一方面，判明对将Mn 和Co 的总莫尔量取为100 份莫尔时含Ti 多于30 份莫尔的试样131 和140而言，陶瓷体的电阻率值超过负特性热敏电阻的商品上有意义的值。
[0116] 实施例5
[0117] 接着，对本申请第4 发明的半导体陶瓷材料中添加其它过渡金属元素的情况进行比较。作为初始原料，准备Mn3O4、Co3O4、Fe2O3、CuO、TiO2，并配合成表5 和表6 的配合比。此外，还用与实施例1 相同的方法制作试样141 ～ 197。再者，表5 和表6 中的Ti 含有量是Mn 和Co 的总量取为100 份莫尔时的Ti 添加量( 份莫尔)。用与实施例1 相同的方法进行同样的特性评价，表5 和表6 示出其结果。
[0118] [ 表5]
[0119]


[0122] 判明对试样141 ～试样197 而言，将Mn 的莫尔量表示为a、Co 的莫尔量表示为c时，Mn 与Co 的莫尔比为10/90 ≤ a/c ≤ 70/30，将Mn 和Co 的总莫尔量取为100 份莫尔时，含Ti 大于等于1 份莫尔且小于等于30 份莫尔，所以尽管ΔR25/R25 不大于1.5％，镀层侵蚀度也不大于4.0％，抗折强度也不小于35N，获得镀层侵蚀度小且抗折强度良好的叠层型负特性热敏电阻。还判明细孔面积率不大于2.0％，即使低温也充分烧固，获得充分的常数B和电阻率。

[0123] 对试样141 ～ 180、190 ～ 197 而言，将Mn 和Co 的总莫尔量取为100 份莫尔时，含有的Fe 在大于等于7 份莫尔且小于等于31 份莫尔的范围，所以特性值偏差( 常数B 的3CV) 小。
[0124] 又判明对试样181 ～ 197 而言，将Mn 和Co 的总莫尔量取为100 份莫尔时，含有的Cu 在大于等于2 份莫尔且小于等于7 份莫尔的范围，所以细孔面积率小，即使低温烧结也获得致密的陶瓷体。
[0125] 再者，表5、表6 中，将Mn、Co、Fe 的总计表示为100 莫尔％，将Mn、Co、Cu 的总计表示为100 莫尔％，或将Mn、Co、Fe、Cu 的总计表示为100 莫尔％，但如上文所述，将Mn、Co 的总计取为100 份莫尔，换算Fe、Cu 的含有量。
[0126] 实施例6
[0127] 接着，对作为本申请第6 发明的以Mn、Ni、Co 为主成分且含有Ti 的半导体陶瓷材料分配组分并进行比较。还对添加其它过渡金属元素的情况进行比较。
[0128] 首先，作为初始原料，准备Mn3O4、NiO、Co3O4、Fe2O3、CuO、TiO2，并配合成表7 和表8的配合比。此外，还用与实施例1 相同的方法制作成试样198 ～ 272。再者，表7 和表8 中的Ti 含有量是Mn、Ni 和Co 的总量取为100 份莫尔时的Ti 添加量( 份莫尔)。用与实施例1 相同的方法进行同样的特性评价。表7 和表8 示出其结果。
[0129] [ 表7]
[0130]


[0133] 判明对试样198 ～试样272 而言，将Mn 取为大于等于0.1mol％且小于等于90.0mol％，将Ni 取为大于等于0.1mol％且小于等于45.0mol％，将Co 取为大于等于0.1mol％且小于等于90.0mol％，并将Mn、Ni 和Co 的总莫尔量取为100 份莫尔时，含Ti 大于等于0.5 份莫尔且小于等于30 份莫尔，所以ΔR25/R25 良好得不大于1.5％，而且镀层侵蚀度不大于3.5％、抗折强度不小于35N，获得镀层侵蚀度小而且抗折强度良好的叠层型负特性热敏电阻。还判明细孔面积率不大于2.0％，即使低温也充分烧固，获得充分的常数B和电阻率。

[0134] 对试样235 ～ 266 而言，将Mn、Ni 和Co 的总莫尔量取为100 份莫尔时，含有的Fe在大于等于5 份莫尔且小于等于30 份莫尔的范围，所以特性值偏差( 常数B 的3CV) 小。
[0135] 又判明对试样267 ～ 272 而言，将Mn、Ni 和Co 的总莫尔量取为100 份莫尔时，含有的Cu 在大于等于1 份莫尔且小于等于5 份莫尔的范围，所以细孔面积率小，即使低温烧结也获得致密的陶瓷体。
[0136] 再者，表8 中，将Mn、Ni、Co、Fe 的总计表示为100 莫尔％，或将Mn、Ni、Co、Cu 的总计表示为100 莫尔％，但如上文所述，将Mn、Ni、Co 的总计取为100 份莫尔，换算Fe、Cu 的含有量。
[0137] 实施例7
[0138] 接着，将Ag-Pd 内部电极中把Ag 的配合量配合成表9 所示的配合比并用与试样5相同的方法制作的试样表示为试样273 ～ 277。同样，将把Ag 的配合量配合成表9 所示的配合比并用与试样117 相同的方法制作的试样表示为试样278 ～ 282。然后，用与实施例1相同的方法进行特性评价。表9 示出其结果。
[0139] [ 表9]

[0141] 从表9 判明，使用本申请发明的半导体陶瓷材料，则即便使用Ag 含有量大于等于60％且小于等于90％的Ag-Pd 组成的内部电极，也能使其与本发明的半导体陶瓷材料合为一体地烧结，可获得良好的负特性热敏电阻。还判明能获得可抑制电镀液侵蚀陶瓷体、具有高抗折强度而且可靠性良好的负特性热敏电阻。



图片附件: [制造贴片热敏电阻 ] 11.png (2014-4-23 01:36:52, 63.93 KB) / 下载次数 422
http://bbs.ntc-world.com/forum.php?mod=attachment&aid=MjAzMHxmM2RlMjQ5MnwxNzc2OTE1OTc4fDB8MA%3D%3D



图片附件: [制造贴片热敏电阻 ] 10.png (2014-4-23 01:36:52, 69.42 KB) / 下载次数 181
http://bbs.ntc-world.com/forum.php?mod=attachment&aid=MjAyOXw3ZWZkZDUxOHwxNzc2OTE1OTc4fDB8MA%3D%3D



图片附件: [制造贴片热敏电阻 ] 9.png (2014-4-23 01:36:51, 160.97 KB) / 下载次数 189
http://bbs.ntc-world.com/forum.php?mod=attachment&aid=MjAyOHwzODhjYzBhY3wxNzc2OTE1OTc4fDB8MA%3D%3D



图片附件: [制造贴片热敏电阻 ] 8.png (2014-4-23 01:36:51, 148.62 KB) / 下载次数 214
http://bbs.ntc-world.com/forum.php?mod=attachment&aid=MjAyN3wzMTY0YzdhNXwxNzc2OTE1OTc4fDB8MA%3D%3D



图片附件: [制造贴片热敏电阻 ] 7.png (2014-4-23 01:36:51, 88.7 KB) / 下载次数 228
http://bbs.ntc-world.com/forum.php?mod=attachment&aid=MjAyNnxlYjc3ZWY5OHwxNzc2OTE1OTc4fDB8MA%3D%3D



图片附件: [制造贴片热敏电阻 ] 6.png (2014-4-23 01:36:50, 165.01 KB) / 下载次数 208
http://bbs.ntc-world.com/forum.php?mod=attachment&aid=MjAyNXw3YzdlODcwY3wxNzc2OTE1OTc4fDB8MA%3D%3D



图片附件: [制造贴片热敏电阻 ] 5.png (2014-4-23 01:36:50, 84.01 KB) / 下载次数 217
http://bbs.ntc-world.com/forum.php?mod=attachment&aid=MjAyNHw1NmM3ZWUyMXwxNzc2OTE1OTc4fDB8MA%3D%3D



图片附件: [制造贴片热敏电阻 ] 4.png (2014-4-23 01:36:50, 165.65 KB) / 下载次数 202
http://bbs.ntc-world.com/forum.php?mod=attachment&aid=MjAyM3w2ZTE4MjVlMnwxNzc2OTE1OTc4fDB8MA%3D%3D



图片附件: [制造贴片热敏电阻 ] 3.png (2014-4-23 01:36:49, 59 KB) / 下载次数 225
http://bbs.ntc-world.com/forum.php?mod=attachment&aid=MjAyMnwxMTFkYzM1NHwxNzc2OTE1OTc4fDB8MA%3D%3D



图片附件: [制造贴片热敏电阻 ] 2.png (2014-4-23 01:36:49, 159.27 KB) / 下载次数 195
http://bbs.ntc-world.com/forum.php?mod=attachment&aid=MjAyMXxiNzQ3MDBlNXwxNzc2OTE1OTc4fDB8MA%3D%3D



图片附件: [制造贴片热敏电阻 ] 1.png (2014-4-23 01:36:48, 22.67 KB) / 下载次数 222
http://bbs.ntc-world.com/forum.php?mod=attachment&aid=MjAyMHxhNzg0NTAwM3wxNzc2OTE1OTc4fDB8MA%3D%3D

---

欢迎光临 ntc热敏电阻_贴片保险丝_温度传感器-全威科技- (http://bbs.ntc-world.com/)